[中报]华大九天(301269):2025年半年度报告
原标题:华大九天:2025年半年度报告 2025年8月 第一节 重要提示、目录和释义 公司董事会、监事会及董事、监事、高级管理人员保证半年度报告内容的真实、准确、完整，不存在虚假记载、误导性陈述或者重大遗漏，并承担个别和连带的法律责任。 公司负责人刘伟平、主管会计工作负责人刘二明及会计机构负责人(会计主管人员)陶莉莉声明：保证本半年度报告中财务报告的真实、准确、完整。 所有董事均已出席了审议本次半年报的董事会会议。 本报告中所涉及的未来计划、发展战略等前瞻性描述不构成公司对投资者的实质承诺。投资者及相关人士均应当对此保持足够的风险认识，并且应当理解计划、预测与承诺之间的差异，敬请投资者注意投资风险。 公司在经营中可能存在的风险因素内容已在本报告“第三节 管理层讨论与分析”之“十、公司面临的风险和应对措施”部分予以描述，敬请投资者予以关注，并注意投资风险。 公司计划不派发现金红利，不送红股，不以公积金转增股本。 目录 第一节 重要提示、目录和释义 ................................................... 1 第二节 公司简介和主要财务指标 ................................................. 7 第三节 管理层讨论与分析 ...................................................... 10 第四节 公司治理、环境和社会 .................................................. 48 第五节 重要事项 .............................................................. 51 第六节 股份变动及股东情况 .................................................... 57 第七节 债券相关情况 .......................................................... 62 第八节 财务报告 .............................................................. 63 备查文件目录 一、载有公司法定代表人、主管会计工作负责人、会计机构负责人（会计主管人员）签名并盖章的财务报表； 二、经公司法定代表人签名、公司盖章的2025年半年度报告全文和摘要； 三、报告期内在中国证监会指定网站上公开披露过的所有公司文件的正本及公告的原稿。 释义
第二节 公司简介和主要财务指标 一、公司简介
1、公司联系方式 公司注册地址、公司办公地址及其邮政编码、公司网址、电子信箱等在报告期是否变化 □适用 ?不适用 公司注册地址、公司办公地址及其邮政编码、公司网址、电子信箱等在报告期无变化，具体可参见2024年年报。 2、信息披露及备置地点 信息披露及备置地点在报告期是否变化 □适用 ?不适用 公司披露半年度报告的证券交易所网站和媒体名称及网址，公司半年度报告备置地在报告期无变化，具体可参见2024年年 报。 3、注册变更情况 注册情况在报告期是否变更情况 □适用 ?不适用 公司注册情况在报告期无变化，具体可参见2024年年报。 四、主要会计数据和财务指标 公司是否需追溯调整或重述以前年度会计数据 □是 ?否
1、同时按照国际会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况 □适用 ?不适用 公司报告期不存在按照国际会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况。 2、同时按照境外会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况 □适用 ?不适用 公司报告期不存在按照境外会计准则与按照中国会计准则披露的财务报告中净利润和净资产差异情况。 六、非经常性损益项目及金额 ?适用 □不适用 单位：元
□适用 ?不适用 公司不存在其他符合非经常性损益定义的损益项目的具体情况。 将《公开发行证券的公司信息披露解释性公告第1号——非经常性损益》中列举的非经常性损益项目界定为经常性损益项 目的情况说明 ?适用 □不适用
第三节 管理层讨论与分析 一、报告期内公司从事的主要业务 （一）报告期内公司所处行业情况 公司需遵守《深圳证券交易所上市公司自律监管指引第3号——行业信息披露》中的“软件与信息技术服务业”的披露要 求 集成电路是国家的支柱性产业，在引领新一轮科技革命和产业变革中起到关键作用，也是加速数字经济赋能升级、支撑新基建高质量发展的战略性、基础性和先导性产业。集成电路产业包括EDA工具、芯片设计、晶圆制造、封装测试、设备与零部件制造和材料供应等各个环节，这些环节相互依存，形成了完整的集成电路产业链。其中，EDA工具与设备、材料并称为集成电路产业的三大战略基础支柱。EDA工具保证了集成电路设计、制造与封装等各环节、各阶段的准确性，降低了设计成本、缩短了设计周期、提高了设计效率，是集成电路产业产能性能的源头，EDA工具的发展加速了集成电路产业的技术革新。公司主要从事用于集成电路设计、制造和封装的EDA工具软件开发、销售及相关服务业务。 EDA行业市场集中度较高，全球EDA行业主要由楷登电子、新思科技和西门子EDA垄断，上述三家公司属于具有显著领先优势的第一梯队。华大九天与其他几家企业，凭借部分领域的全流程工具或在局部领域的领先优势，位列全球EDA行业的第二梯队。第三梯队的企业主要聚焦于某些特定领域或用途的点工具，整体规模和产品完整度与前两大梯队的企业存在明显的差距。 对于国内EDA市场，目前仍由上述国际EDA三巨头占据主导地位，国内EDA供应商目前所占市场份额较小。华大九天通过十余年发展及创新，不断丰富和完善模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具系统、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具、先进封装设计EDA工具和3DIC设计EDA工具等解决方案，并持续获得市场突破。 在当前集成电路产业快速发展的大背景下，EDA行业主要呈现如下趋势： 1、后摩尔时代技术演进驱动EDA技术应用延伸拓展 后摩尔时代，芯片性能提升不再单纯依赖于尺寸微缩，而是呈现出“尺寸微缩、新原理器件、集成芯片”三大路径并行演进的格局。这一技术范式的变革，正深刻重塑EDA工具的发展方向与应用边界。 首先是既有EDA工具需要进一步向埃米级节点发展，更好地支持埃米级工艺节点芯片设计与制造；其次，需要开展新材料、新器件的理论研究，构建有效的器件模型；第三，需要开发真正面向3DIC、Chiplet或异构集成的原生EDA技术和工具，以实现从芯片微观层面到应用系统宏观层面的协同优化。最终，EDA技术在后摩尔时代将演变为贯通“物理极限-架构创新-系统协同”的使能平台，成为超越摩尔定律的核心驱动力。 2、设计方法学创新辅助平抑芯片设计成本 EDA工具的发展创新极大程度提高了芯片设计效率。EDA工具技术的进步和应用的推广一直以来是推动芯片设计成本保持在合理范围的重要方式。根据加州大学圣迭戈分校Andrew Kahng教授在2013年的推测，2011年设计一款消费级应用处理器芯片的成本约4,000万美元，如果不考虑1993年至2009年的EDA技术进步，相关设计成本可能高达77亿美元，EDA技术进步让设计效率提升近200倍。同时，可重复使用的平台模块、异构并行处理器的应用、基于先进封装集成技术的芯粒技术等成为驱动设计效率提升的重要方式，而上述方式的应用同样也是与EDA技术的进步相辅相成的。因此，EDA工具的发展从整体上提升了芯片设计的效率，从而平抑了芯片设计的总体成本。 3、人工智能技术将在EDA领域扮演更重要的角色 近年来，算力水平的飞跃为EDA融合人工智能（AI）创造了新契机。一方面，芯片架构和电路日趋复杂、设计迭代加速，急需引入AI来帮助降低设计门槛、提高设计效率；另一方面，AI驱动的云EDA工具也在崛起，云平台与AI技术的融合正推动EDA工具向智能化快速演进。当前主流EDA厂商纷纷布局AI技术，推出智能设计辅助工具；在EDA流程中引入机器学习和智能优化已成为行业共识。2025年，AI成为EDA增长的第二增长曲线，越来越多EDA工具已深度嵌入AI机器学习功能，实现从“辅助工具”向“核心引擎”的转变。AI技术在EDA诸多环节中展现出巨大价值，已然成为EDA领域新的增长点和竞争焦点之一。 4、云技术在EDA领域的应用日趋深入 随着EDA云平台的成熟发展，将芯片设计流程迁移至云端已成为明显趋势，为EDA带来的多重效益日益凸显。一是可实现研发风险控制：利用云端EDA可以有效避免芯片设计企业因流程管理不善或本地计算资源不足而导致的开发延期风险，云端提供的弹性算力支持和智能调度，使得峰值需求下的计算瓶颈得以缓解，保障企业研发生产效率。二是可降低企业投入：企业根据实际需求弹性租赁云上算力和EDA软件授权，既避免了资源浪费，又可以通过按用量付费来优化成本结构。三是可实现协同设计与远程办公：云平台打破了物理地域对芯片设计工作的限制，实现多人协同设计与异地实时访问，保障了设计工作的连续性和效率。四是有助于产教融合：EDA云平台为EDA技术在教育领域的推广和应用提供了极大便利，能够支持设计人才培养等相关工作。 “AI+EDA+云”的融合正在释放更大的潜力，越来越多AI驱动的EDA工作负载在云端运行，设计生态各方（EDA厂商、IP核供应商、晶圆代工厂商等）也在云上展开更紧密合作，共建灵活开放的设计流5、芯片-系统设计一体化促使EDA与CAE走向融合 汽车电子、5G通信等应用场景在性能、安全性、可靠性等方面对芯片和系统提出了更加严苛的设计要求；与此同时，先进封装集成技术的广泛应用使集成电路逐渐发展为集成系统，芯片设计复杂度和流片成本不断攀升。上述应用和技术演进趋势在EDA领域催生了芯片-系统设计一体化需求，即对包含芯片、封装、PCB等的整个系统进行设计、验证与优化。在此背景下，以往分属两个赛道的EDA软件与计算机辅助工程（CAE）软件正在发生融合。2025年7月新思科技与Ansys的合并，标志着EDA与CAE的融合进入实质阶段。公司也紧跟市场及技术发展趋势，针对芯片与系统结合应用的芯粒设计，发布了部分设计及验证解决方案，并将在系统融合领域加强技术及产品布局。2024年，UCIe联盟推动Chiplet接口标准普及，公司相应EDA工具及时做了适配，实现多工艺节点芯片的协同设计与仿真，极大缩短了设计周期。后续，随着芯片与系统一体化设计需求的提升和行业标准的完善，EDA工具将进一步融合多领域仿真与协同设计能力，为复杂系统级芯片的创新提供强力支撑。 （二）报告期内公司从事的主要业务 公司主要从事用于集成电路设计、制造和封装的 EDA工具软件开发、销售及相关服务业务。EDA是Electronic Design Automation的简称，即电子设计自动化。运用EDA技术形成的工具称为EDA工具。 打开芯片的封装外壳，在高倍显微镜下对其表面进行观察，将会看到无数规则摆放的器件和连线，这就是芯片的版图。设计和制造这个版图的各个环节都需要用到相应的EDA工具。EDA工具是集成电路设计、制造、封装、测试等工作的必备工具，是贯穿整个集成电路产业链的战略基础支柱之一。随着集成电路产业的快速发展，设计规模、复杂度、工艺先进性等不断提升，EDA工具的作用更加突出，已成为提高设计效率、加速产业技术进步与革新的关键因素。 经过多年的持续研发和技术积累，截至2025年6月30日，公司已获得授权专利355项和已登记软件著作权181项。报告期内，公司EDA领域研发投入金额为36,531.38万元，主要用于集成电路设计及制造领域的EDA工具研发。 截至本报告期末，公司拥有员工1,303人，其中研发技术人员949人，占公司员工总数的73%。研发团队中硕士研究生及以上学历682人，占研发人员总数的72%。截至本报告期末，公司核心技术人员未有离职情况。 （三）报告期内公司产品及服务进展情况 1、公司产品进展情况 公司秉持技术驱动发展战略，持续加大研发投入，凭借硬核创新突破关键技术壁垒，在数字芯片设计EDA系统、存储芯片设计EDA系统、先进封装EDA系统及3DIC设计EDA系统等领域取得重大突破，相关产品已成功导入国内龙头芯片设计和制造企业的核心设计流程，有力支撑了客户的产品开发和大规模量产。报告期内，公司成功新推出了7款EDA核心工具、创新性地构建了9大关键核心解决方案。随着相关EDA产品的大规模市场导入，将成为公司业务发展的重要增长点。 在数字电路设计EDA领域，公司持续加大研发投入，新推出了数字仿真验证工具Hima Sim、静态时序分析签核工具Hima Time、数字SoC电源完整性分析签核工具Hima EMIR和数字芯片物理验证签核工具Argus SoC等四款用于数字芯片仿真验证和签核的核心EDA产品，不仅构建了完整的数字芯片验证和签核解决方案，而且丰富了公司数字EDA工具产品线，产品种类已覆盖数字电路设计主要工具的近80%。 在模拟电路设计EDA领域，公司在持续大规模推广客户应用的同时，积极配合晶圆制造企业开展生态合作，预计到2025年底国内主要工艺覆盖率将超过80%。同时在报告期内，公司新推出了智能化、自动化设计平台Andes AMS。该平台颠覆了传统设计模式，通过高效的自动布局布线功能和内嵌智能化引擎驱动的高度自动化流程，可提升设计效率50%甚至数倍以上。 在存储芯片设计EDA领域，经过头部存储芯片企业的设计和生产验证，公司的存储芯片设计EDA系统已经被大规模应用于存储芯片的设计中。该系统不仅有力支撑了国内存储芯片企业的长期健康发展，也将成为公司的一个重要的业务板块。 在射频设计EDA领域，公司实现了与国内合作伙伴的3D电磁仿真工具集成，拓展了射频微系统应用领域的解决方案。该设计平台已在硅基和化合物半导体射频龙头企业得到应用。 在平板设计EDA领域，全流程产品已经在国内90%以上平板企业、前四大终端厂商、海外顶尖平板与终端巨头得到大规模应用。公司独创的千万像素级版图签核技术，成功实现良率提升2-5%，可将整体设计周期缩短50%，为千亿级平板显示产业集群的确定性增长注入强劲动力。报告期内，公司新推出的智动化（智能化+自动化）平台AndesFPD，以AI算法替代人工经验，正在国内龙头客户中规模上线，成为公司平板业务最强劲的第二增长曲线。 在晶圆制造EDA工具领域，公司构建了设计支撑完整解决方案、流片-光罩生成解决方案、良率分析解决方案和设计-制造协同优化（DTCO）解决方案，形成全流程技术支撑体系，为晶圆制造关键环节提供核心保障。其中设计支撑解决方案是国内唯一覆盖从PDK开发，设计开发到流片服务的全链条平台；流片-光罩生成解决方案解决了先进工艺下大规模版图数据验证耗时长和TB（太字节）级光罩生成难以突破8小时的两大瓶颈问题；良率分析解决方案采用AI驱动技术前瞻性识别工艺缺陷，准确率达99%，有效助力客户快速提升产品良率；设计-制造协同优化（DTCO）解决方案从物性和电性两个方向指导工艺调在先进封装设计EDA领域，公司先进封装EDA平台已具备支撑高端AI芯片、GPU、高性能处理器芯 片等Chiplet芯粒设计的能力。该平台解决了先进封装工艺下超大规模版图设计和物理验证的瓶颈，将 人工设计周期减少60%以上。 在3DIC设计EDA领域，公司构建了覆盖从异构集成三维芯片协同设计到验证的全流程解决方案，填 补了国内高端3DIC设计工具的空白。报告期内，公司新推出了业界领先的Argus 3DIC物理验证平台， 全面支持2.5D/3D异构集成封装设计，可实现3DIC多元化协同设计到封装的全链路物理验证。 2、公司产品技术认证情况 公司多款EDA工具获得晶圆制造商认证。电路仿真工具ALPS获得8nm/5nm/4nm认证、晶体管级电源 完整性分析工具Patron获得14nm认证、物理验证工具Argus DRC/LVS获得28nm认证。 原理图/版图编辑工具Aether、电路仿真工具ALPS、物理验证工具Argus、寄生参数提取工具 RCExplorer、功率器件可靠性分析工具Polas、晶体管级电源完整性分析工具Patron和单元库/IP质量 验证工具Qualib获得ISO 26262 TCL3和IEC 61508 T2国际标准认证，能够支持汽车安全完整性标准最 高ASIL D级别的芯片设计。 3、公司技术服务进展情况 除了在EDA工具领域持续发力外，公司工程技术服务也发展迅速，与EDA软件产品相互配合给客户 带来更加丰富、高效的解决方案。服务内容包括基础IP核开发、测试芯片设计、晶圆及IP核测试、 SPICE模型提取、PDK开发等。目前公司已成为国内领先的晶圆制造工程服务供应商和基础IP供应商。 （四）主要产品及服务 公司产品包括全定制设计平台EDA工具系统、数字电路设计EDA工具系统、晶圆制造EDA工具、先 进封装设计EDA工具和3DIC设计EDA工具等软件及相关技术服务。其中，全定制设计平台EDA工具系统 包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA 工具系统和平板显示电路设计全流程EDA工具系统；技术服务主要包括基础IP、晶圆制造工程服务及其 他相关服务。公司产品和服务主要应用于集成电路设计、制造及封装领域。 1、公司EDA工具软件产品情况 1.1 全定制设计平台EDA工具系统 全定制设计是一种所有器件和互连版图都以人工设计为主的设计方法，模拟电路设计、存储电路设 计、射频电路设计和平板显示电路设计等均采用此设计方法。所以，公司当前的全定制设计平台EDA工 具系统包括模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流 程EDA工具系统、平板显示电路设计全流程EDA工具系统。 另外，随着集成电路规模的逐渐扩大，全定制设计的自动化、智能化和集成化需求日益迫切。报告 期内，公司在现有全定制设计平台的基础上，基于统一数据库开发了全定制设计平台生态系统 PyAether。PyAether运用人工智能（AI）、数据挖掘、数据分析等技术，提供了1.2万个接口函数，使用 户可轻松实现自动化设计、自定义功能开发、工作流程优化、与第三方工具集成等，大幅提升了设计效 率。 1.1.1 模拟电路设计全流程EDA工具系统 模拟集成电路设计是指对模拟电路进行结构设计、版图设计、功能和物理验证的全过程。这一过程包括原理图编辑、电路仿真、版图编辑、物理验证、寄生参数提取、可靠性分析等环节。 模拟电路的设计从原理图设计开始。原理图包含抽象化的器件符号及连线，这些符号表示晶体管、电阻、电容等。为了确保电路工作正确，设计师需要用到电路仿真工具以模拟电路的功能、性能等，设计师根据仿真的结果不断优化电路设计。仿真环节使设计师不用将电路真正制造出来去检查电路是否正确，节省了大量的时间和成本。 此后，芯片设计进入版图设计环节。版图设计主要包括版图的布局和布线，通过版图设计工具将每个器件放置到合适位置，并用图形将各个器件进行正确的连接。版图设计完成后，需进行物理验证，以确保版图与原理图一致并且符合晶圆制造的要求。由于器件、金属线等都存在寄生电阻和电容，这些电 阻电容会对电路的实际工作产生影响。因此完成物理验证后，还需对版图进行寄生参数提取，产生包含 寄生参数的后仿真电路网表，并通过后仿真来验证电路实际工作的各项功能和性能。 此外，由于压降的存在会直接影响器件的工作性能，而电流密度局部过大会导致金属连线和器件工 作失效。因此除了以上的各项验证环节外，压降和电流密度等可靠性分析也是模拟电路设计必不可少的 验证环节。 公司是我国唯一能够提供模拟电路设计全流程EDA工具系统的本土EDA企业。该EDA工具系统包括 原理图编辑工具、版图编辑工具、设计智动化平台、电路仿真工具、物理验证工具、寄生参数提取工具 和可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。该模拟电路 设计全流程EDA工具系统具体如下图所示： 公司模拟电路设计全流程EDA工具系统主要客户群体为集成电路设计企业，包括从事模拟芯片设计和大规模系统级芯片设计的企业，主要用于模拟芯片和系统级芯片中模拟电路模块的设计和验证。模拟芯片主要包括电源管理类芯片和信号链芯片等。电源管理芯片是在电子设备系统中担负起对电能的变换、分配、检测及其他电能管理职责的芯片，在不同产品应用中发挥不同的电压、电流管理功能，需要针对不同的应用采用不同的电路设计。信号链芯片是系统中信号从输入到输出路径中使用的芯片，包括中也包含电源控制、数模转换等模拟设计模块。模拟芯片和系统级芯片被广泛应用于计算机、网络通讯、数据中心、照明、家用电器、智能家居、消费类电子等领域。 报告期内，公司原模拟设计自动化工具Andes Analog工具增加了对逻辑模块的智能化和自动化布局布线支持，突破了只针对纯模拟电路进行自动化设计的局限，故更名为数模混合设计智动化工具Andes AMS。该工具面向大模拟小数字场景提供智能化、自动化解决方案。另外，针对版图后仿真（Post Simulation）不符合预期时结果难以追踪及调试的痛点，ALPS创新性地推出了“前后仿节点匹配”技术,可快速引导设计工程师准确定位问题，大幅缩减了后仿真调试时间。 1.1.2 存储电路设计全流程EDA工具系统 存储芯片作为电子系统的粮仓、数据的载体，是集成电路中不可或缺的组成部分，在消费电子、智能终端等领域有着广泛的应用。近年来随着汽车电子、5G通讯、物联网、可穿戴等热门新兴领域的崛起，以及中国在电子制造领域水平的不断进步，国内存储芯片产品的需求量逐年攀升。 存储电路设计流程与模拟电路类似，但因存储设计包含大量存储阵列单元，设计规模大、工艺制程特殊、设计可靠性要求高等特点，对存储电路设计工具提出了更高的要求，需要更大容量、适配存储设计特点的电路图版图设计平台、大容量快速仿真器以及适用于存储阵列特点的物理验证和高可靠性分析等工具。 存储电路设计的核心是全定制电路设计，公司针对存储电路设计特点提供了存储电路全定制设计全流程EDA工具系统。该系统包括存储电路原理图编辑工具、存储电路版图编辑工具、电路仿真工具、存储电路快速仿真工具、存储电路物理验证工具、存储电路寄生参数提取工具和存储电路可靠性分析工具等，为用户提供了从电路到版图、从设计到验证的一站式完整解决方案。存储电路全定制设计全流程EDA工具系统具体如下图所示： 公司存储电路设计全流程EDA工具系统，主要服务于集成电路领域的存储器设计及制造企业，以及系统级芯片设计企业中的存储模块设计团队。针对存储电路设计，该系统支持包括但不限于静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)以及闪速存储器(Flash)、磁随机存取存储器(MRAM)等多种类型的存储芯片设计。在设计存储电路时，需综合考虑数据的读写速度、功耗、可靠性及集成度等多方面因素，公司提供的存储电路设计全流程EDA工具系统，提供从电路设计、仿真验证到版图生成的一站式服务，助力设计工程师优化存储电路性能、缩短设计周期、提升良率，从而提升产品的市场竞争力。 该系统设计的存储芯片产品，广泛应用于数据中心、移动设备、消费电子、汽车电子以及工业控制等多个领域，为各类高速、高可靠性的存储解决方案提供坚实的产品和技术支撑。 报告期内，Aether LE根据存储版图中存在大量重复模块单元的特点，开发了模块克隆技术（Clone Group），可快速准确完成存储版图的重复模块单元设计。在电路高西格玛（High-sigma）高良率仿真方面，存储电路快速仿真工具ALPS FS创新性地基于机器学习的AI+EDA方法，实现了对存储单元等阵列电路的高良率High-sigma（6sigma+）精准预测。该方法仅需较少的仿真次数即可完成High-sigma高良率的精确模拟，在确保仿真精度的同时大幅提升了工作效率。 1.1.3 射频电路设计全流程EDA工具系统 射频电路是指能通过天线向外界发射或接收高频电磁波的电路，主要用于无线传输，在通信系统、航空航天、汽车雷达以及自动识别系统中具有广泛的应用。随着无线通信技术的不断发展和智能设备的普及，射频芯片的需求持续增加，同时，5G毫米波通信和汽车电子等应用的快速增长也为射频集成电路行业迅速发展带来了更多机遇。 射频电路按照制造工艺的不同，分为硅基射频电路和化合物射频电路两大类。其中，以CMOS工艺为 主的硅基射频电路，成本较低且易与其他电路集成，广泛应用于无线通信系统；以砷化镓、磷化铟和氮 化镓等工艺为主的化合物射频电路，频率高、噪声低、输出功率大，主要用于微波、毫米波频段的单片 集成电路设计。 射频电路设计通常包括射频器件模型提取、电路原理图编辑、电路仿真、版图编辑、电磁场仿真、 电路电磁场联合仿真、物理验证等多个环节。 公司射频电路设计全流程EDA工具系统是国内唯一的射频电路设计全流程EDA工具系统，具体包括 射频模型提取工具、射频电路原理图编辑工具、射频电路版图编辑工具、射频电路仿真工具、射频电路 物理验证工具等。同时，通过开放标准接口集成了合作伙伴的电磁场仿真工具，实现了射频电路设计全 流程的贯通，为用户提供了从电路到版图、从设计到仿真验证的完整解决方案。该射频电路设计全流程 EDA工具系统具体如下图所示： 公司射频电路设计全流程EDA工具系统主要客户群体为射频集成电路设计企业，包括从事射频芯片和模组设计的企业，主要用于射频芯片与模组的设计和验证。射频集成电路主要用于无线信号的发射与接收，包括功率放大器、低噪声放大器、滤波器、开关、混频器、振荡器、衰减器等不同种类的芯片及多个芯片构成的模组，可广泛应用于智能手机、智能驾驶、5G通信等领域。射频电路仿真工具 ALPS RF支持 GPU架构，通过将耗时大的计算任务迁移到 GPU平台，结合自主研发的高性能矩阵求解算法提速可达10倍以上。射频芯片后仿真耗时长，一般需要1-2周，ALPS RF在GPU算力加持下，后仿真时长可缩短至8小时之内，极大地提升了设计效率。 报告期内，公司实现了与国内合作伙伴的 3D电磁仿真工具集成，拓展了射频微系统应用领域的解决 方案。该设计平台已在硅基和化合物半导体射频龙头企业得到应用。 1.1.4 平板显示电路设计全流程EDA工具系统 平板显示电路设计与模拟电路的设计理念、设计过程和设计原则有一定的相似性。公司在已有模拟 电路设计工具的基础上，结合平板显示电路设计的特点，开发了全球领先的平板显示电路设计全流程EDA 工具系统。 该EDA工具系统包含平板显示电路设计器件模型提取工具、平板显示电路设计原理图编辑工具、平 板显示电路设计版图编辑工具、平板显示电路设计电路仿真工具、平板显示电路设计物理验证工具、平 板显示电路设计寄生参数提取工具、平板显示电路设计可靠性分析工具和光学临近效应优化工具等。以 上工具被集成在统一的设计平台中，为设计师提供了一套从原理图到版图，从设计到验证的一站式解决 方案，为提高平板显示电路设计效率，保证设计质量提供了有力的工具支撑。 公司平板显示电路设计全流程EDA工具系统具体如下图所示： 公司平板显示电路设计全流程EDA工具系统主要客户群体为平板设计企业和终端企业，主要用于平板显示电路的设计、验证和可靠性分析。平板显示电路设计包括LCD/OLED矩形和异形设计、触摸屏设计业、前四大终端厂商、海外顶尖平板与终端巨头得到大规模应用。 报告期内，公司新推出了平板显示电路设计智动化平台AndesFPD，创新性的开发出了全球首款专门针对异形OLED面板的智能化、自动化版图设计工具AndesFPD OPanel。该工具支持异形OLED面板版图的自动化生成，实现复杂异形版图的快速创建，将传统需要4-6周的人工缩短至1周以内。此外，该工具采用极窄边框布局布线和多段电阻补偿技术，助力用户进行窄边框设计，显著提升OLED面板版图设计效率与品质。 1.2 数字电路设计EDA工具系统 数字电路设计是指电路功能设计、逻辑综合、物理实现以及电路和版图分析验证的过程。这一过程通常分为数字前端和数字后端两部分，主要包括单元库建库、逻辑仿真、逻辑综合、布局布线、寄生参数提取、时序分析与优化、物理验证和版图集成与分析等环节。 数字前端设计流程从设计架构开始，用硬件语言对芯片功能进行描述编码；通过仿真工具进行逻辑仿真，检验设计代码的正确性；然后通过逻辑综合将设计代码映射到电路结构，输出描述数字电路结构的电路网表文件。 数字后端设计流程负责将前端设计生成的电路网表实现为可生产的物理版图。通过布局布线工具将电路网表中使用到的各种单元和IP在版图上进行合理摆放、连接，形成布局布线后的电路网表和版图；对布局布线后的版图进行寄生参数提取，再进行时序分析和优化、物理验证等工作，确认设计不存在功能和物理规则上的问题；最后进行版图集成，形成最终交付晶圆代工厂生产的版图。 在数字电路设计EDA工具领域，公司加大研发投入，持续推出新产品。公司产品包括特征化提取（K库）工具、单元库/IP核质量验证工具、数字仿真验证工具、逻辑综合工具、逻辑等效性检查工具、大规模数字寄生参数提取工具、静态时序分析签核工具、时序功耗优化工具、高精度时序仿真分析工具、数字SoC电源完整性分析签核工具、版图集成与分析工具和数字芯片物理验证签核工具等。数字电路设计全流程EDA工具系统如下图所示： 报告期内，公司新推出了数字仿真验证工具Hima Sim、静态时序分析签核工具Hima Time、电源完整性分析签核工具Hima EMIR和数字芯片物理验证签核工具Argus SoC等四款用于数字芯片仿真验证和签核的核心EDA产品，不仅构建了完整的数字芯片验证和签核解决方案，而且丰富了公司数字EDA工具产品线，产品种类已覆盖数字电路设计主要工具的近80%。 数字仿真验证工具Hima Sim采用一体化编译-仿真-调试架构，集成多项性能优化技术，为芯片设计提供高效精准的仿真环境。另外，该工具与公司模拟仿真器ALPS深度协同，形成数模混合设计与仿真解决方案，在保持高精度的同时将混仿效率提升至新高度。 静态时序分析签核工具Hima Time基于创新的数据库架构，具备超大规模设计处理能力，支持3D层次化设计管理。在相同内存占用情况下设计数据读取性能较业界标杆工具提升4倍，并实现了STA/ECO/P&R多视图数据融合，时序计算精度达到业界标杆工具水平，性能提升30%。 数字SoC电源完整性分析签核工具Hima EMIR采用全分布式并行架构，可处理50亿+以上单元实例（Instance）规模的电路分析，较竞品提速5倍且内存占用降低30%。 数字芯片物理验证签核工具Argus SoC面对海量版图数据，通过优化多机多核分布式计算技术，性能较竞品提升1倍。此外，面对大型SoC设计需要多部门多用户协作完成的工作场景，Argus SoC提供“多用户、多角色、多状态Review”模式使大型SoC设计数万个DRC错误实现快速收敛，最终满足流片签核要求。 另外，公司创新性地构建了数字签核透视（Signoff Insight）解决方案，通过自主研发的Timing Insight、EMIR Insight和Reliability Insight三大核心技术，成功将传统STA/EMIR/PERC等签核验证技术前移至设计迭代阶段，在设计初期即可实现更精准的性能-功耗-面积（PPA）协同优化。 数字电路设计Signoff Insight解决方案如下图所示： 在时序特征化提取领域，特征化提取系列工具取得多项突破。单元库特征化提取工具Liberal实现对 动态电路等特殊单元的支持；存储器特征化提取工具Liberal Mem开发了静态时序路径分析和顶层仿真相 结合的优化算法，除了在保证精度的情况下达到路径 100%全覆盖外，性能提升 8-10倍；GPU加速版 Liberal GT突破了LVF流程性能瓶颈，较传统CPU方案性能提升10倍；数模混合特征化提取工具Liberal IP的LVF方案已获得国际头部企业采购。 1.3 晶圆制造EDA工具 公司根据晶圆制造厂的工艺开发和IP核设计需求，提供了设计支撑完整解决方案、流片-光罩生成解 决方案、良率分析解决方案和设计-制造协同优化（DTCO）解决方案，为晶圆制造厂提供了重要的 EDA工 具和技术支撑。 公司在晶圆制造EDA各细分领域的解决方案具体如下图所示： 报告期内，公司重点打造的基于图形的工艺诊断分析平台Vision实现了设计-掩膜-晶圆-测试全生命周期的闭环管理。该平台通过深度整合设计意图与工艺数据，建立了“设计预判-制造干预-检测聚焦-测试追踪”的完整良率提升体系。Vision具备先进的图像处理能力，可将检测/量测设备的图像轮廓与版 图精准对齐，实现大规模量测数据的自动化分析。通过AI驱动的工艺缺陷识别和热点预测技术，能够前 瞻性地识别潜在工艺风险，为良率优化提供数据支持。 公司构建流片-光罩生成解决方案，包括版图数据整合、DRC验证、冗余图形插入、图形匹配、光罩 拼版及数据生成等关键环节。其中，物理验证工具Argus在保证正确性的情况下性能较竞品提升1倍， 已成为国内头部晶圆厂流片流程中的标准DRC检查工具，累计支撑数千款芯片成功签核流片。光罩数据 生成工具GoldMask凭借高精度高性能在国内领先的光罩厂完成光罩验证上万张。流片-光罩生成EDA工 具系统如下图所示： 在晶圆制造良率优化领域，公司创新性地整合XTime、ALPS、Qualib、XModel及Vision等工具，构建了完整的设计-制造协同优化（DTCO）解决方案。该方案通过物性与电性双维度分析，实现了从设计到制造闭环良率提升分析机制。电性分析路径采用“Design→SPICE→Silicon”逆向分析方法，精准定位工艺电性偏差根源，为工艺参数调优提供数据支撑，有效推动器件性能改善。物性分析路径基于先进的特征图形提取技术，智能识别并筛选工艺高危点位，快速诊断由Weak Pattern引发的系统性缺陷，实现良率问题定位效率提升。 1.4 先进封装设计EDA工具 封装是把晶圆厂生产出来的集成电路裸片（Die）放到一块起承载作用的基板上，用引线将Die上的集成电路与管脚互连，再把管脚引出来，然后固定包装成为一个整体。它可以起到保护芯片的作用，相当于是芯片的外壳，不仅能固定、密封芯片，完成信号分配，还能增强其电热性能。封装对集成电路而言非常重要。 传统封装通常是指将晶圆切割成单个芯片再进行封装的工艺形式。随着电子产品不断追求高速化、小型化、系统化和低成本化，传统封装的局限性越来越突出，先进封装应运而生。先进封装主要包括倒装芯片（Flip Chip）封装、晶圆级封装（Wafer Level Package）、2.5D封装和3D封装等。先进封装采用先进的设计思路和集成工艺，对芯片进行封装级重构，有效满足了芯片小尺寸、高性能、高可靠性和低成本的要求，已被广泛应用于计算机、通信、消费类电子、医疗、航空航天等领域，极大推动了封装技术以及整个电子行业向前发展。 先进封装设计是指将多个小芯粒以2.5D中介板或3D堆叠的方式整合在一个封装体内，流程主要包括基板和中介转接板结构设计、版图设计、功能和物理验证等。 在先进封装的版图设计环节中，需要处理大量高密度I/O（输入/输出）管脚，这使得传统的手动布线耗时巨大，严重影响设计效率。公司先进封装自动布线工具Storm支持业界主流的先进封装硅基工艺和有机RDL（ReDistribution Layer重布线层）工艺，实现了多芯片间的大规模互联布线、高密度逃逸式布线以及大面积电源地平面布线等功能。用户可自主选择适配硅基工艺的曼哈顿图形布线或者有机RDL工艺的135度图形布线，大幅提升了先进封装版图设计效率，解决了先进封装设计流程中大规模版图布线效率低下的痛点问题，实现了先进封装布线自动化。 Storm支持了铜皮排气孔处理、手动跨层布线等功能，采用轨道布线和迷宫布线算法，支持主流的芯粒间跨金属层布线、全局硅通孔布线以及全局电源地平面布线，覆盖了主流先进封装的布线应用场景，实现了面向芯粒的转接板一体化版图设计。在版图设计规则检查（DRC）方面，该工具实时DRC检查支持有机RDL工艺各类毛刺图形和异形版图的容差处理；在版图与原理图一致性检查（LVS）方面，该工具针对大规模多点连接短路定位困难的问题，开发的排查引擎可快速定位短路路径，解决了大规模多点连接短路排查效率低的问题；除了传统的开路、短路检查外，该工具还支持对微凸点的相关检查，形成了“版图设计及检查的一体化”设计流程，提高了用户设计效率。 报告期内，Storm新开发了网络属性灵活调整和批量变更功能，解决了用户在设计后期因网络变更导致的大规模返工问题；同时，针对先进封装版图设计中铜皮平滑处理不充分导致良率低下，人工检视难以定位的痛点，创新的推出了泪滴图形智能识别技术，新增了泪滴图形角度错误检查、泪滴图形缺失定位等金属平滑处理的智能检测，指导封装版图工程师修改版图，减少人工验证时间30%以上，有效避免因设计瑕疵导致的后期制造缺陷。 随着先进封装向小型化及高集成方向发展，大规模异形版图验证以及热效应导致的版图变形检查等成为亟待解决的问题，先进封装物理验证面临巨大挑战。先进封装物理验证工具Argus PKG针对先进封装版图设计中不规则图形导致的大量验证伪错问题以及版图变形等难题，采用了异形版图处理、容差处理、异构多芯片整合以及系统连接关系检查等关键核心技术，突破了先进封装转接板中电源地信号开路真假难辨的问题，并和先进封装自动布线工具深度耦合，让使用者在版图设计期间，就能快速根据局部区域和检查项目筛选进行快速设计规则检查，实现了验证前移，整体校错精度和效率都得到了大幅提升。 1.5 3DIC设计EDA工具 在人工智能、无人驾驶、高性能计算等产业迅猛发展的浪潮下，高性能芯片已跃升为构筑产业竞争力的关键核心要素之一。3DIC（三维集成电路）作为前沿半导体技术，采用垂直堆叠多层芯片的方式实现高密度集成。这种创新技术大幅提升了集成密度，有效缩小芯片面积，缩短互连长度，显著降低信号延迟，全方位优化了芯片整体性能。 与传统平面集成电路截然不同，3DIC巧妙利用垂直方向的空间，将多个芯片层有序堆叠，并借助硅通孔（Through Silicon Via，TSV）等先进3D堆叠技术实现层间互连。在3DIC设计中，不同工艺节点、不同类型的芯片能够集成于同一封装内，这一过程需综合考量低能耗、低延迟、高带宽、电磁兼容、散热优化以及复杂连线关系等多方面因素，追求整体性能的最优解。这种复杂性为EDA工具在跨工艺节点的电路设计、版图实现、联合仿真及物理验证等环节带来了诸多全新挑战。 在3DIC设计EDA工具领域，公司已构建从异构集成三维芯片协同设计到验证的全流程解决方案，包括原理图和版图编辑工具Aether 3DIC、物理验证平台Argus 3DIC和电路仿真工具ALPS。 Aether 3DIC面向多工艺设计，在传统2D设计基础上，创新性开发了多工艺融合、动态显示精度及跨芯片线网追踪等前沿技术，大幅提升了设计效率。其特有的根据区域自动调整精度的显示机制极大优化了多芯片设计的显示效率，速度提升15倍。Aether 3DIC充分考虑用户习惯，沿用传统的2D操作方式即可轻松体验强大的3D线网追踪功能。此外，该工具支持多芯片（Die）版图同步操作，包括绝对坐标同步、X轴与Y轴镜像同步。借助镜像同步技术，能灵活适配各类应用场景。 报告期内，公司新推出了业界领先的Argus 3DIC物理验证平台。该平台提供包括3DStack、3DLVS、3DDRC、3DPERC（可编程电气规则检查）等全方位验证功能，全面支持2.5D/3D异构集成封装设计，可实现3DIC设计到封装的全链路物理验证。Argus 3DIC平台具备三大核心技术优势，一是3DStack功能支持验证技术，突破了传统分Die验证局限、支持多工艺复杂3D结构的一体化验证；三是完备的一站式全流 程验证方案，将3DIC验证效率提升50%以上。该平台已成功应用于多个先进封装项目中。3DIC设计到封 装的全链路物理验证系统如下图所示： 此外，公司电路仿真工具ALPS针对3DIC开发了跨工艺节点（Multi-Technology）联合仿真，实现了在同一个电路网表内灵活设置不同的器件模型库、电路环境温度和工艺参数选项，能精准融合不同工艺节点的器件特性，为3DIC跨工艺电路联合仿真提供了创新解决方案，助力设计人员早期发现并解决问题。同时，随着3DIC技术的发展，多颗芯片被高度集成，元器件数量呈指数级增长，由此带来了规模庞大和结构复杂的设计挑战，对电路仿真的精度、效率与处理容量提出了更高要求。ALPS以其卓越的大容量数据处理能力和高速运算性能，使得电路设计师能够在短时间内完成多次3DIC产品仿真迭代，显著加速了产品研发进程。 2、公司技术服务情况 公司基于集成电路领域多年的技术积累建立了完善的自动化设计服务流程，为集成电路设计及制造客户提供相关设计服务。同时配合公司全定制平台发展需要，在原有服务团队基础上拓展设计服务团队，推动全定制平台落地以及客户工艺平台设计迁移。服务领域覆盖硅基半导体、化合物半导体、分立器件及封装等，服务内容包括测试芯片设计、晶圆及IP核测试、SPICE模型提取、PDK开发、基础IP核开发晶圆制造工程服务团队具备丰富的行业经验和技术实力，长期专注于为客户提供高效、精准的晶圆制造所需测试、模型、PDK等开发与验证服务。团队可以提供标准的一站式晶圆制造工程服务，更致力于为客户提供深度定制的专用解决方案。作为客户信赖的合作伙伴，持续推动相关技术的创新与发展，助力客户在激烈的市场竞争中脱颖而出。 报告期内，公司大力投入基础IP核开发，目前已经成为国内领先的基础IP核供应商，能够提供单元库、SRAM编译器、IO库、一次性可编程存储器以及工艺测试验证芯片等基础IP核。公司能够快速洞察客户需求，与国内外众多晶圆代工厂以及设计公司展开深入合作提供PPA领先的解决方案，并积极布局成熟平面工艺以及先进立体工艺。目前在 0.18um到国内最先进工艺节点多个工艺平台已经完成实际硅数据验证，并支持多家设计客户应用导入。团队积累了丰富的先进节点电路设计、量产及产品良率提升经验，对于先进工艺的制程特点有深入了解，可更好配合工艺演进提升。同时，建立专业的测试实验室，配备各类测试设备及专业测试人员，提供从测试板开发、封装规划到测试程序编写全流程开发服务。截至目前已完成百余套性能优越、架构优化的基础IP核的设计及验证，成功支持了客户的产品设计。 此外，公司技术服务与EDA软件产品相互配合，形成更加丰富、高效的用户解决方案，不仅能够有效解决用户流片过程中的痛点问题，还能给客户提供技术输出，助力客户团队成长。EDA软件与技术的结合显著加速了当前国内先进工艺平台的设计导入、工艺开发与良率提升。公司通过提供完善、卓越的产品与服务，增强了客户粘性，提高了品牌忠诚度，构筑起坚实的产业链优势。 （五）公司主要经营模式 1、盈利模式 公司主要从事EDA工具软件的开发、销售及相关服务，主要盈利模式如下：（1）公司EDA工具软件主要通过授权模式向客户销售，收取授权费。公司对具体EDA工具软件产品的授权一般以合同约定的时间周期为限；（2）公司的技术服务业务主要按具体项目向客户收取服务费用，一般按照项目工作量和技术难度等因素综合定价。随着行业技术不断革新，工艺要求不断提升，客户不断提出新的产品和服务需求，从而使得公司能够持续盈利。 2、采购模式 公司作为提供工具软件及服务的企业而非生产型企业，业务流程不涉及生产环节，主要采购需求包括委托开发、房租物业、软硬件设备、外购产品、测试服务、技术服务等。公司的采购模式分为单一来购；对于存在多家企业能够提供相关服务的，公司选择询价或招标两种采购模式。 对于软硬件、委托开发、测试服务和技术服务等采购需求，主要由需求部门提出采购申请，经相关 各级领导审批后，由具体负责采购的部门进行采购。 3、研发模式 公司的研发按照项目立项、项目开发与测试和项目发布等顺序进行： 公司研发工作流程机制 4、销售模式 公司目前通过直销的方式进行销售。公司设立营销中心，负责市场推广及营销工作。公司各类EDA软件产品和相关技术服务主要应用于集成电路设计、制造和封装领域。公司一方面通过产品质量和服务质量等方面的优势吸引客户，另一方面通过行业会议、网络、展览等渠道对产品进行市场推广。 （六）市场地位 1、公司在EDA工具软件领域市场份额稳居本土EDA企业首位 公司通过十余年发展与持续创新，凭借模拟电路设计全流程EDA工具系统、存储电路设计全流程EDA工具系统、射频电路设计全流程EDA工具系统、数字电路设计EDA工具系统、平板显示电路设计全流程EDA工具系统、晶圆制造EDA工具和先进封装设计EDA工具等领域的优势，不断实现市场新突破。截至2025年6月30日，公司已拥有700余家国内外知名客户。2025年1-6月，公司实现营业收入50,153.70万元，同比增长13.01%，市场份额稳居本土EDA企业首位。 2、公司产品实力受到业界的广泛认可 公司是国内最早从事EDA研发的企业之一，多年来始终专注于EDA工具软件的开发、销售及相关服务，已经成为国内规模最大、产品线最完整、综合技术实力最强的EDA企业，是“EDA国家工程研究中心”的依托单位。公司产品实力受到业界的广泛认可，曾荣获“中国电子学会科学技术奖‘技术发明一等奖’”、“中国新型显示产业链贡献奖-创新突破奖”、“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”、“中国IC设计成就奖之年度产业杰出贡献EDA公司”、“第十九届‘中国芯’首届EDA专项优秀创新技术奖”、“中国芯优秀支撑服务企业奖”、“2024年度新型显示产业链贡献与协同创新项目-创新突破项目”等多项荣誉。凭借优质的产品与服务，公司与国内外芯片设计主要企业、晶圆制造代工主要企业、平板显示电路设计主要企业均建立了良好的业务合作关系，并通过持续的技术优化和产品迭代稳定与深化客户合作。 3、依托领先的科研实力承担多项国家重大项目 EDA行业作为典型的技术驱动型行业，突出的研发实力是奠定市场地位的基础。近年来，公司研发并掌握了多项核心EDA技术，具备行业领先的技术优势。公司凭借核心技术实力以及在行业的领先地位，先后承担了诸多国家级重大科研项目，其中包括国家“核心电子器件、高端通用芯片及基础软件产品”重大科技专项中的“先进EDA工具平台开发”与“EDA工具系统开发及应用”课题项目以及科技部重点专项“超低电压高精度时序分析技术”和“EDA创新技术研究”课题项目等。 （七）主要的业绩驱动因素 报告期内，公司紧紧围绕2025年度经营目标，积极开展各项工作，截至2025年6月30日，营业收入50,153.70万元，同比增长13.01%。主要因素如下： 1、持续开展技术产品创新，巩固市场地位 公司作为技术驱动型企业，技术产品创新是公司高质量发展的源动力。公司广纳各类人才，不断加强对人才的培养，加快产品的布局和技术的研究改进，在推动既有产品迭代升级的同时，积极开展短板技术的攻关工作，扩充产品版图，提升产品质量；在巩固已有优势市场的前提下，积极探索新的业务增长点。同时，进一步加大对创新技术的专利布局和申请，截至2025年6月30日，公司共拥有已授权专利355项，已获软件著作权181项。 2、不断提升产品发布质量标准，产品质量得到客户认可 公司始终致力于质量管理体系的持续改进和研发流程的不断优化，以确保产品质量达到更高标准。 公司不断提升产品发布质量标准，同时加大监管力度，这不仅显著提升了产品质量，还赢得了客户的广泛认可和高度信任。 3、不断加强区域战略协同，积极拓展新客户 公司总部设立在北京，同时在美国、韩国、香港以及国内的上海、南京、成都、深圳、西安、广州、天津等地设立了子公司，各地子公司团队规模不断增长，在补充研发力量的同时，强化了与当地客户的互动，提升了服务的及时性和客户满意度。同时，通过与客户合作的深度和广度不断加深，能够更迅速准确的了解客户需求，为设计出更具有竞争力、满足客户实际需求的EDA产品提供了有力的保障，也为进一步扩展各地的客户群体提供了强有力的支撑。 4、不断加强员工团队建设，保障公司稳定发展 EDA属于多学科交叉领域，是算法密集型的大型工业软件系统，其开发过程需要计算机、数学、物理、电子电路、工艺等多种学科和专业的高端人才，对人才的综合技能要求很高。培养一名EDA研发人才，从高校课题研究到从业实践的全过程往往需要 10年左右的时间。为了满足公司业务发展需要的 EDA人才的质量和数量要求，公司一方面加强各类专业技术培训，做好员工的用、育、留工作；另一方面加强与高校的合作，注重校企联合培养，加大EDA人才的培养的广度及力度。通过加强员工团队建设，保障了公司的长期、持续、健康发展和业绩提升。 二、核心竞争力分析 （一）战略专注与历史积累优势 公司自成立以来，始终专注于EDA领域，积累了丰富的产品和技术经验，并树立了良好的市场形象和客户口碑。公司以EDA工具软件为核心，围绕集成电路设计、晶圆制造和封装等客户多种需求，为客户提供EDA解决方案。 我国集成电路产业及EDA行业起步较晚，且长期处于被美国等国家封锁隔离的状态。相关企业需要长期的高资金、高人力投入并不断试错。先发企业具有明显的历史积累优势，新生企业的准入门槛极高。 公司初始团队部分成员曾参与设计了中国第一款具有自主知识产权的EDA工具-“熊猫ICCAD系统”。公司在技术开发和业务拓展上一直聚焦于EDA领域，围绕EDA技术不断创新，具有显著的历史积累优势。 （二）领先的核心技术和可持续研发体系优势 公司掌握较为先进的、关键性、基础性EDA工具软件技术，并通过自主研发创新不断将技术积累转化为多项专利技术和技术秘密，能够保证公司业务经营的独立性、完整性及其技术服务的安全可靠性。截至2025年6月30日，公司共拥有已授权发明专利355项，软件著作权181项。 公司目前 EDA工具软件产品和服务覆盖模拟电路设计、存储电路设计、射频电路设计、数字电路设计、平板显示电路设计、晶圆制造、先进封装设计和 3DIC设计等领域。其中，模拟电路设计全流程 EDA工具系统是全球领先的模拟电路设计全流程EDA解决方案之一；存储电路设计全流程EDA工具系统是国内领先的存储电路设计全流程解决方案；射频电路设计全流程EDA工具系统是国内唯一的射频电路设计全流程EDA工具系统；平板显示电路设计全流程EDA工具系统是全球领先的商业化全流程设计系统，多项技术达到国际领先水平，填补了国内平板设计EDA专业软件的空白；数字电路和晶圆制造等方面的部分工具也具有独特的技术优势，部分工具达到国际领先水平；先进封装设计关键解决方案、3DIC设计 EDA工具填补了该领域国内EDA工具的空白。 为确保自身的竞争力，公司保持了持续高比例的研发投入。报告期内，公司研发费用 36,531.38万元，占营业收入的比例为 72.84%。公司建立了一套较为完善的持续创新机制，以加强人才的引进和培养，以及加强产业链上下游的价值发现等。在保持现有核心技术不断迭代、改进和优化的基础上，积极学习吸收、研究和开发新产品、新技术，及时响应客户和市场需求，补充和完善EDA产品和技术解决方案，使得公司逐渐成为在产业链中发挥关键作用的重要平台。 （三）全流程工具覆盖优势 公司目前在模拟电路设计、存储电路设计、射频电路设计和平板显示电路设计领域已经实现了对设计全流程工具的覆盖，在数字电路设计等其他EDA领域方面也在不断提升全流程工具的覆盖率。实现设计全流程工具覆盖，对EDA企业具有重要意义，主要包括：①设计全流程工具是我国集成电路产业健康持续发展的支撑和保障。EDA主流工具种类繁多，任何一个关键环节的缺失，都将制约我国集成电路产业的发展。因此，实现EDA工具全流程覆盖契合我国集成电路产业发展的需要，也是公司行业战略地位的重要体现。②设计全流程工具可以提升公司的市场竞争力。对于用户而言，相比组合使用多家 EDA厂商的点工具，采用同平台的全流程产品能够实现更好的数据兼容性、精度一致性，并且能够显著降低使用成本、提升使用效率。因此能够提供全流程EDA工具的厂商对客户吸引力更大，具有更强的市场竞争优势。③设计全流程工具可以促进国内生态链的建设和技术进步，实现对国外产品的全面替代，有利于促进国内集成电路产业自主生态链的建设。基于公司的全流程EDA工具系统，可以针对新材料、新工艺、新技术等提供全系统定制化服务，促进集成电路产业的技术进步。 （四）优质的客户群体优势 作为国内EDA行业的龙头企业，华大九天致力于面向集成电路产业提供一站式EDA工具软件产品及相关服务，EDA工具软件产品和相关服务已广泛获得客户认可，与国内外主要集成电路设计企业、晶圆制造企业、封装企业、平板厂商建立了良好的业务合作关系，并通过持续的技术优化和产品迭代稳定与深化客户合作。 公司的重点客户在所属领域具有技术代表性和先进性，这些客户对服务商的选择极为慎重、严苛，他们与公司的合作在业内产生了较强的示范效应。目前，凭借为各类客户提供多类型的软件产品和服务，公司目前拥有全球客户700余家，已在业内树立了良好的服务口碑和信誉，这为公司开拓新市场、达成新合作建立了优势。 （五）突出的品牌优势 雄厚的技术实力和长期的历史积累使得公司的产品和服务受到了客户的广泛认可。经过多年发展，公司目前已成为国内规模最大、产品线最完整、综合技术实力最强的 EDA企业。公司现拥有“EDA（电子设计自动化）国家工程研究中心”、“国家企业技术中心”和“博士后科研工作站”。2022年8月，公司被认定为国家级第四批专精特新“小巨人”企业。近年来，公司凭借核心技术实力以及在行业的领先地位，先后承担了诸多重大科研项目，技术水平得到了肯定。 公司为EDA行业乃至整个集成电路产业所做出的贡献获得了各界的广泛认可，曾荣获“第二届集成电路产业技术创新奖（成果产业化奖）”、“中国半导体创新产品和技术奖”、“第八届中国电子信息博览会创新奖”、“中国 IC设计成就奖 20周年特殊贡献奖”、“中国芯优秀支撑服务企业奖”、“2022年工业软件优秀产品”等多项荣誉。2024年 3月，公司“近阈值宽电压集成电路设计技术与 EDA工具”项目荣获“中国电子学会科学技术奖”（技术发明）一等奖；同时，公司荣获专业媒体机构AspenCore颁发的“中国IC设计成就奖之年度产业杰出贡献EDA公司”。2024年9月，公司同时荣获中国光学光电子行业协会液晶分会组织颁发的“中国新型显示产业链贡献奖-创新突破奖”和中国电子信息产业发展研究院组织颁发的“第十九届‘中国芯’首届EDA专项优秀创新技术奖”。2025年5月，公司“FPD超大规模电容提取解决方案-Atlas”项目荣获由中国光学光电子行业协会液晶分会等单位联合颁发的“2024年度新型显示产业链贡献与协同创新项目-创新突破项目”奖。 三、主营业务分析 概述 参见“一、报告期内公司从事的主要业务”相关内容。 主要财务数据同比变动情况 单位：元
□适用 ?不适用 公司报告期利润构成或利润来源没有发生重大变动。 占比10%以上的产品或服务情况 ?适用 □不适用 单位：元
 |